.. -----------------------------------------------------------------------------
   ..
   ..  Filename       : index.rst
   ..  Author         : Huang Leilei
   ..  Status         : draft
   ..  Created        : 2026-03-03
   ..  Description    : 第00练 - 预备实验
   ..
.. -----------------------------------------------------------------------------

第00练 - 预备实验（04-03）
--------------------------------------------------------------------------------

1. 对二进制转格雷码（bin2gray）进行算法建模并进行测试：

   a. 位宽：DATA_WD = 2~32。
   #. 功能：包含数据导出。
   #. 语言：不做限制。
   #. 环境：不做限制。
   #. 附加要求：采用 **恰当的** 策略进行测试。

#. 对二进制转格雷码（bin2gray）进行硬件描述并进行验证：

   a. 输入：DATA_WD比特的dat_b_i。
   #. 输出：DATA_WD比特的dat_g_o。
   #. 时序：纯组合逻辑。
   #. 语言：Verilog。
   #. 环境：不做限制。
   #. 要求：使用算法模型导出的数据进行验证对比。

#. 对格雷码转二进制（gray2bin）进行硬件描述并进行验证：

   a. 输入：DATA_WD比特的dat_g_i。
   #. 输出：DATA_WD比特的dat_b_o。
   #. 时序：纯组合逻辑。
   #. 语言：Verilog。
   #. 环境：不做限制。
   #. 附加要求： **不** 使用算法模型导出的数据而是直接进行验证对比。(提示：可利用bin2gray)

#. 请于第6周实验课前提交实验报告至作业邮箱，应包含以下内容

   a. 标题（预备实验：格雷码转二进制）
   #. 实验日期
   #. 学生信息
   #. 实验目的
   #. 实验原理
   #. 实验环境
   #. 代码及分析
   #. 仿真及分析
   #. 实验总结

   *  **注意简洁性，不要长篇大论，讲出关键内容就可以!!**
   *  **注意简洁性，不要长篇大论，讲出关键内容就可以!!**
   *  **注意简洁性，不要长篇大论，讲出关键内容就可以!!**

----------------------------------------

*  |  可参考 :download:`pj_example_simple.tar <../../pj_example_simple.tar>` 进行构建，但需注意：
   |  该环境中的dut是时序电路，而本实验的dut是组合电路。

*  |  二进制转格雷码：
   |  𝐺_𝑛 = 𝐵_𝑛
   |  𝐺_(𝑛−1) = 𝑚𝑜𝑑(𝐵_(𝑛−1)+𝐵_𝑛, 2)
   |  𝐺_(𝑛−2) = 𝑚𝑜𝑑(𝐵_(𝑛−2)+𝐵_(𝑛−1), 2)
   |  …
   |  𝐺_0 = 𝑚𝑜𝑑(𝐵_0+𝐵_1, 2)

*  |  格雷码转二进制：
   |  𝐺_𝑛 = 𝐵_𝑛
   |  𝐺_(𝑛−1) = 𝑚𝑜𝑑(𝐵_(𝑛−1)+𝐵_𝑛, 2)
   |  𝐺_(𝑛−2) = 𝑚𝑜𝑑(𝐵_(𝑛−2)+𝐵_(𝑛−1), 2)
   |  …
   |  𝐺_0 = 𝑚𝑜𝑑(𝐵_0+𝐵_1, 2)